目前有些的器件都提供好几种驱动模式，如FPGA。一般DDR的数据信号也提供2种驱动模式。每种模式都有不同的输出阻抗，所以在进行仿真的时候，我们不仅要知道每种模式的边沿速率，还要知道他的输出阻抗。因为，我们知道了输出阻抗后，才方便选择源端的匹配电阻。

1、  仿真来确认输出阻抗：

使用不包括封装信息的buffer模型（避免封装参数引起反射，导致测量不准确）。接受可以使用CDSDefaultProbe（这是理想的测试探头）。然后执行仿真，在波形上我们需要2个参数：最高电平和最低电平。然后根据拓扑的计算公式得到他的高低电平的输出阻抗。

注意：当输出低电平时候，电流看成是从上拉的电源流向buffer的。输出高电平时候，电流看成是从buffer的电平流向上拉电源的。

2、  通过IBIS信息来测量输出电阻

从IBIS的上下来曲线来得到高低电平的输出阻抗。低电平输出阻抗是利用下拉曲线，在0点附近取∆V和∆I ，然后利用∆V/∆I 来得到输出低电平的阻抗。高电平输出阻抗也是同样（采用上拉曲线得到）。

在带有负载线的输出阻抗也可以使用下来曲线来测量。根据电阻分压公式得到：在buffer输出得到的电压为ic电压电压 减去 负载线×通过的电流。这样我们可以在下拉曲线上添加一条负载线曲线，他们的交点的电压除以电流，就是在这个负载线下的输出阻抗。

个人心得：

1、  提供仿真来确认输出阻抗的时候外部要采用集总参数，不能引入任何反射，然后根据仿真得到高低电平，通过电阻分压公式来计算输出阻抗。
2、  IBIS的测量是得道输出阻抗的比较好的方法。因为他是通过区域性来计算的。上拉曲线计算高电平输出阻抗，下拉计算低电平输出阻抗。同时，不同的负载传输线，他的输出阻抗也有微小的变化。
3、  在做信号源端匹配的时候，最好让输出阻抗＋匹配电阻稍小于传输线阻抗。也就是保持在欠阻尼状态会好些。